Also published as:

EP1003150 (A1 WO9948078 (A

US6362798 (B1

JP11272233 (A

### TRANSISTOR CIRCUIT, DISPLAY PANEL AND ELECTRONIC EQUIPMENT

Patent number:

JP11272233

**Publication date:** 

1999-10-08

Inventor:

KIMURA MUTSUMI; MATSUEDA YOJIRO; OZAWA

NORIO; MICHAEL QUINN

Applicant:

SEIKO EPSON CORP

Classification:

- International:

G09G3/30; G02F1/136; G09G3/20; H01L29/786


- european:

Application number: JP19980069147 19980318

Priority number(s):

#### Abstract of JP11272233

PROBLEM TO BE SOLVED: To control, using an input signal of relatively low voltage, a transistor circuit in which the conductance of a drive transistor is controlled according to the voltage of an input signal and to compensate for variations in threshold characteristic of the drive transistor. SOLUTION: A transistor circuit 100 has a drive transistor 110 in which the conductance between its source and drain is controlled according to the voltage of an input signal supplied to its gate and a compensating transistor 120 whose gate is connected to either the source or drain so that its input signal is supplied to the gate of the drive transistor via the source and drain.



Data supplied from the esp@cenet database - Worldwide

LEST AVAILABLE COPY

#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平11-272233

(43)公開日 平成11年(1999)10月8日

(51) Int.Cl. <sup>6</sup>		酸別記号	FΙ	
G09G	3/30		G 0 9 G 3/30	J
G02F	1/136	500	G 0 2 F 1/136	500
G 0 9 G	3/20	624	G 0 9 G 3/20	624B
H01L	29/786		H01L 29/78	6 1 4
			審査韶求 未請求	前求項の数12 OL (全 15 頁)


(21)出願番号	特顏平10-69147	(71)出願人 000002369
		セイコーエプソン株式会社
(22)出願日	平成10年(1998) 3月18日	東京都新宿区西新宿2丁目4番1号
		(72) 発明者 木村 睦
		長野県諏訪市大和3丁目3番5号 セイコ ーエブソン株式会社内
		(72)発明者 松枝 洋二郎
		長野県陳助市大和3丁目3番5号 セイコ ーエブソン株式会社内
		(72)発明者 小澤 徳郎
		長野県諏訪市大和3丁目3番5号 セイコ
		ーエプソン株式会社内
		(74)代理人 弁理士 鈴木 喜三郎 (外2名)
		最終質に続く

#### (54) 【発明の名称】 トランジスタ回路、表示パネル及び電子機器

#### (57)【要約】

【課題】 入力信号の電圧に応じて駆動用トランジスタ におけるコンダクタンス制御を行うトランジスタ回路に おいて、比較的低電圧の入力信号により制御可能とし、且つ駆動用トランジスタのしきい値特性のばらつきを補 **食**する。

【解決手段】 トランジスタ回路(100)は、ゲート に供給される入力信号の電圧に応じてソース及びドレイン間のコンダクタンスが制御される駆動用トランジスタ (110)と、ゲートがソース及びドレインの一方に接続されており、該ソース及びドレインを介して入力信号が駆動用トランジスタのゲートに供給されるように接続された補償用トランジスタ(120)とを備える。



#### 【特許請求の範囲】

【請求項1】 第1ゲート、第1ソース及び第1ドレイ ンを有し、該第1ゲートに供給される入力信号の電圧に 応じて該第1ソース及び第1ドレイン間のコンダクタン スが制御される駆動用トランジスタと、

1

第2ゲート、第2ソース及び第2ドレインを有し、該第 2ゲートが該第2ソース及び第2ドレインの一方に接続 されており、 該第2ソース及び第2ドレインを介して前 記入力信号が前記第1ゲートに供給されるように且つ前 電荷移動を可能とする向きで前記第1ゲートに接続され た補償用トランジスタとを備えたことを特徴とするトラ ンジスタ回路。

【請求項2】 前記第1ゲートに対し前記入力信号に応 じて制御される前記コンダクタンスの最高値よりも高い コンダクタンスの値に対応する電圧を有するリセット信 号を前記入力信号の供給前に供給するリセット手段を備 えたことを特徴とする請求項1 に記載のトランジスタ回

【請求項3】 前記リセット信号は、前記入力信号の最 20 大電圧よりも前記補償用トランジスタのしきい値電圧分 以上大きい電圧に設定されたことを特徴とする請求項2 に記載のトランジスタ回路。

【請求項4】 前記リセット手段は、第3ゲート、第3 ソース及び第3ドレインを有し、該第3ソース及び第3 ドレインの一方が前記第1ゲートに接続されており、該 第3ゲートにリセットタイミング信号が前記入力信号の 供給前に供給された時に、該第3ソース及び第3ドレイ ンを介して前記リセット信号を前記第1ゲートに供給す 求項2又は3に記載のトランジスタ回路。

【請求項5】 前記駆動用トランジスタと前記補償用ト ランジスタとは、同一型のトランジスタであることを特 徴とする請求項 1 から 4 のいずれか一項に記載のトラン ジスタ回路。

【請求項6】 第4ゲート、第4ソース及び第4ドレイ ンを有し、該第4ゲートにスイッチングタイミング信号 が供給された時に前記入力信号を該第4ソース及び第4 ドレインを介して前記補償用トランジスタに供給するよ ろに接続されたスイッチング用トランジスタを更に備え 40 たことを特徴とする請求項1から5のいずれか一項に記 載のトランジスタ回路。

【請求項7】 前記第1ゲートに接続された保持容量を 更に備えたことを特徴とする請求項1から6のいずれか 一項に記載のトランジスタ回路。

【請求項8】 前記トランジスタは夫々、同一基板上に 形成された薄膜トランジスタから構成されていることを 特徴とする請求項1から7のいずれか一項に記載のトラ ンジスタ回路。

【請求項9】 前記トランジスタは夫々、前記ゲート、

ソース及びドレインがベース、エミッタ及びコレクタに 夫々対応するバイボーラトランジスタから構成されてい ることを特徴とする請求項1から7のいずれか一項に記 載のトランジスタ回路。

【請求項10】 前記入力信号は、入力信号源により電 圧が制御される電圧信号であり、

前記駆動用トランジスタは、前記第1ソース及び第1ド レインの一方が電流制御型索子に接続されており、前記 コンダクタンスを制御することにより該電流制御型素子 記第1ゲートに対し前記コンダクタンスを低める方向の 10 に流れる電流を制御することを特徴とする請求項1から 9のいずれか一項に記載のトランジスタ回路。

> 【請求項11】 請求項10に記載のトランジスタ回路 を夫々含むと共にマトリクス状に配置された複数の画素 部を備え、

> 電流制御型発光索子が前記電流制御型案子として該複数 の画素部に夫々設けられたことを特徴とする表示パネ

> 【請求項12】 請求項11に記載の表示パネルを備え たことを特徴とする電子機器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ (以下TFTと称す)、電界効果型トランジスタ、バイ ポーラトランジスタなどのトランジスタを複数備えて構 成されるトランジスタ回路の技術分野に属し、特にゲー トに供給される電圧に応じてソース及びドレイン間のコ ンダクタンスを制御することにより、該ソース及びドレ インを介して電流制御型(電流駆動型)索子等の被駆動 素子に供給される駆動電流を制御する駆動用トランジス るリセット用トランジスタを備えたことを特徴とする請 30 タを備えて構成されるトランジスタ回路の技術分野に属 する。

[0002]

50

【従来の技術】一般に、トランジスタには、半導体膜の 膜質、膜厚、不純物濃度や拡散領域、ゲート絶縁膜等の 膜質、膜厚、動作温度などの各種条件に応じて、その電 圧電流特性やしきい値には大なり小なりばらつきが生じ る。クリスタルシリコンを用いたバイポーラトランジス タの場合には、このようなしきい値のばらつきは比較的 小さいが、TFTの場合には、このようなばらつきは大 きいのが通常である。特に、液晶パネル、ELパネル等 の表示パネルなどにおいてTFTアレイ基板上で広範囲 に渡って多数形成されるTFTの場合には、このような 電流電圧特性やしきい値のばらつきが非常に大きくなる ことが多い。例えば、この種のTFTのしきい値を2V (ボルト) 程度 (Nチャネルで+2V、Pチャネルで-2V)となるように製造しても、そのばらつきは±数V 程度になったりする。

【0003】ここで、所謂TFT液晶パネル等の場合の ように液晶等からなる画素部を電圧制御する電圧制御

(電圧駆動)方式の場合には、各画索部に設けられた駆

助用TFTにおける電圧電流特性やしきい値のばらつき が問題となることは比較的少ない。即ちこの場合には、 たとえTFTの電流電圧特性やしきい値に多少のばらつ きがあったとしても、十分なスイッチング時間さえ与え れば、外部からTFTを介して各画素部に供給する電圧 の精度を高めることにより、各画素部における表示濃度 や明るさを精度良く制御できるからである。従って、各 画素部での表示狼度や明るさのむらが重要視される表示 用のTFT液晶パネル等においても、電流電圧特性やし 位の画像表示等を行える。

【0004】他方で近年、電流供給量に応じて明るさが 変化するように自発光する有機EL等の電流制御型発光 素子を画素部に備えた表示パネルが開発されており、バ ックライトや反射光を利用せずに画像表示が可能であ り、消費電力が低く、しかも視野角依存性が少なく、ま た時には可曲性を実現する表示パネルとして注目されて いる。このELパネルの場合にも、アクティブマトリク ス駆動を行うためには、各画素部において駆動用TFT が用いられる。例えば、駆動用TFTのドレインが正孔 20 注入用電極を介してEL素子に接続され、ゲートに印加 されるデータ信号の電圧に応じて、ソースに接続された 電源配線からEL素子に供給される駆動電流を制御する (変化させる) ように構成されている。このように駆動 用TFTを用いれば、入力信号の電圧変化に応じてソー ス及びドレイン間のコンダクタンスを制御することによ りEL素子を流れる駆動電流を制御して、各画素部での 明るさ(輝度)を変化させることが可能となり、画像表 示等を行える。

#### [0005]

【発明が解決しようとする課題】しかしながら、特に上 述したELバネル等のように電流制御型素子の場合に は、各画素部に設けられた駆動用TFTにおける電圧電 流特性やしきい値のばらつきが問題となる。即ち、この 場合には、外部から駆動用TFTに供給されるデータ信 号の電圧精度を幾ら高めたとしても、駆動用TFTにお ける電圧電流特性やしきい値のばらつきがデータ信号に 対する駆動電流のばらつきとしてそのまま現われるた め、駆動電流の精度が低下してしまう。この結果、各画 きに従ってばらついてしまうのである。そして、特に現 在の低温ポリシリコンTFTの製造技術ではこのような 電圧電流特性やしきい値のばらつきは、かなりの度合い で発生するため、この問題は実用上非常に大きい。

【0006】この問題に対して、電圧電流特性やしきい 値のばらつきを低減するように各TFTを製造しようと すれば、歩留まりの低下を招き、特に表示パネルのよう に多数のTFTを用いて構成する装置においては極端な 歩留まりの低下を招いてしまい、低コスト化という一般 的要請に反する。或いは、そのようなばらつきを低減す 50 電可能である。

るようなTFTを製造することは不可能に近い。また、 各TFTにおける電流電圧特性やしきい値のばらつきを 補償する回路を別途設けようとしても、やはり装置の複 雑化や大型化更には消費電力の増加を招き、特に多数の TFTが高密度で配列された表示パネルにおいては、再 び歩留まりの低下を招き、或いは近時の低消費電力化や 装置の小型軽量化という要請に答えることが困難になる ととが予想される。

【0007】本発明は上述した問題点に鑑みなされたも きい値のばらつきが比較的大きいTFTを用いて、高品 10 のであり、入力信号の電圧に応じて駆動用トランジスタ におけるコンダクタンス制御を行うトランジスタ回路で ·あって、比較的低電圧の入力信号により当該コンダクタ ンス制御が可能であり、しかも駆動用トランジスタの電 流電圧特性やしきい値特性のばらつきを、比較的少ない 数のトランジスタを用いて比較的小さな電力消費により 補償することが可能なトランジスタ回路、並びにこれを 用いた表示パネル及び電子機器を提供することを課題と する。

#### [8000]

【課題を解決するための手段】請求項1に記載のトラン ジスタ回路は上記課題を解決するために、第1ゲート、 第1ソース及び第1ドレインを有し、該第1ゲートに供 給される入力信号の電圧に応じて該第1ソース及び第1 ドレイン間のコンダクタンスが制御される駆動用トラン ジスタと、第2ゲート、第2ソース及び第2ドレインを 有し、該第2ゲートが該第2ソース及び第2ドレインの 一方に接続されており、該第2ソース及び第2ドレイン を介して前記入力信号が前記第 I ゲートに供給されるよ うに且つ前記第1ゲートに対し前記コンダクタンスを低 30 める方向の電荷移動を可能とする向きで前記第1ゲート に接続された補償用トランジスタとを備えたことを特徴 とする。

【0009】請求項1に記載のトランジスタ回路によれ は、補償用トランジスタの第2ソース及び第2ドレイン の一方が駆動用トランジスタの第1ゲートに接続されて おり、これらの第2ソース及び第2ドレインを介して、 駆動用トランジスタの第1ゲートには入力信号が供給さ れる。そして、駆動用トランジスタにおいて、との第1 ゲートに供給される入力信号の電圧に応じて、第1ソー **索部における明るさも駆動用TFTのしきい値のばらつ 40 ス及び第1ドレイン間のコンダクタンスが制御される。** ことで、補償用トランジスタは、第2ゲートが第2ドレ インに接続されており、第1ゲートに対し第1ソース及 び第1ドレイン間のコンダクタンスを低める方向の電荷 移動を可能とする向きで第1ゲートに接続されている。 即ち、補償用トランジスタは、ダイオード特性を有して おり、例えば、駆動用トランジスタがNチャネル型であ れば、その第1ゲートから入力信号源への向きにのみ通 電可能である。或いは、駆動用トランジスタがPチャネ ル型であれば、入力信号源から第1ゲートへの向きに通

【0010】 このため、当該トランジスタ回路に入力信 号を供給した際には、補償用トランジスタに入力される 時点における入力信号の電圧と比較して、第1ゲートの ゲート電圧は、補償用トランジスタのしきい値の分だけ 駆動用トランジスタのコンダクタンスが高められる側に 昇圧されることになる。従って、駆動用トランジスタに おいて所望のコンダクタンスを得るためには、当該コン ダクタンスに対応するゲート電圧よりも補償用トランジ スタのしきい値(電圧)の分だけ低い電圧の入力信号を 補償用トランジスタを介して供給すればよいことにな る。このように、補償用トランジスタのしきい値(電 圧)の分だけ入力信号に対するゲート電圧を昇圧できる ので、補償用トランジスタがない場合と比較して、より 低い入力信号の電圧により同等のコンダクタンス制御を 行うことが可能となる。

5

【0011】一般に、との入力信号は他の信号に比較し て高周波数であることが多く、より低い入力信号でよい となれば、かなりの低消費電力化が期待できる。

【0012】更に、このように補償用トランジスタによ り入力信号の電圧を昇圧して第1ゲートにおけるゲート 20 なる。 電圧とすることは、トランジスタ回路全体として見た場 合、駆動用トランジスタにおいてコンダクタンス制御さ れるソース及びドレインを介して流れる駆動電流に対す る入力信号のしきい値は、駆動用トランジスタのしきい 値電圧から、入力電圧からゲート電圧への昇圧分である 補償用トランジスタのしきい値電圧だけ低くなってい る。即ち、駆動電流に対する入力電圧のしきい値中で は、補償用トランジスタのしきい値と駆動用トランジス タのしきい値とは、相殺された形となっている。従っ て、両者のしきい値特性や電圧電流特性を近付けること により、駆動電流に対する入力信号のしきい値を零に近 付けることが可能となる。

【0013】更にまた、このように駆動用トランジスタ のしきい値と補償用トランジスタのしきい値とを当該ト ランジスタ回路全体の中で相殺させることにより、駆動 用トランジスタのしきい値の大小によらずにトランジス タ回路全体としての入力信号のしきい値を一定の値(ゼ ロ) に近付けることができる。即ち、複数のしきい値の 相異なる駆動用トランジスタを用いて当該トランジスタ 回路を複数作成した場合に、各トランジスタ回路におけ 40 る駆動用トランジスタと補償用トランジスタのしきい値 を夫々相互に近付ければ (理想的には両者を一致させれ ば)、各トランジスタ回路間におけるしきい値の差は、 各駆動用トランジスタのしきい値の差よりも小さくなっ ている(理想的には差が殆どなくなっている)。従っ て、当該トランジスタ回路を複数作成する際に、複数の しきい値の異なる複数の駆動用トランジスタを用いたと しても、しきい値のばらつきが殆ど又は全くない複数の トランジスタ回路を得ることが可能となる。

述した請求項1 に記載のトランジスタ回路において、前 記第1ゲートに対し前記入力信号に応じて制御される前 記コンダクタンスの最高値よりも高いコンダクタンスの 値に対応する電圧を有するリセット信号を前記入力信号 の供給前に供給するリセット手段を備えたことを特徴と する。

【0015】請求項2に記載のトランジスタ回路によれ は、駆動用トランジスタの第1ゲートに入力信号が供給 される以前に(或いは、一の入力信号が供給された後 10 に、次の入力信号が供給される以前に)、リセット手段 によりこの第1ゲートに、入力信号に応じて制御される 駆動用トランジスタのコンダクタンスの最高値よりも高 いコンダクタンスの値に対応する電圧を有するリセット 信号が供給される。との結果、入力信号の電圧値の大小 によらずに駆動用トランジスタのゲート電圧をリセット 手段により一定値とすることができ、しかも、リセット 後に、コンダクタンスを低める方向の電荷移動を可能と する向きで第1ゲートに接続された補償用トランジスタ を介して入力信号を第1ゲートに供給することが可能と

【0016】請求項3に記載のトランジスタ回路は、上 述した請求項2又は3に記載のトランジスタ回路におい て、前記リセット信号は、前記入力信号の最大電圧より も前記補償用トランジスタのしきい値電圧分以上大きい 電圧に設定されたことを特徴とする。

【0017】請求項3に記載のトランジスタ回路によれ ば、リセット手段により駆動用トランジスタの第1ゲー トに、入力信号よりも大きい電圧のリセット信号が供給 される。しかも、このリセット信号の電圧は、入力信号 の最大電圧よりも補償用トランジスタのしきい値電圧分 以上大きく設定されているので、リセット後に入力信号 が入力されると、入力信号の電圧の大小や駆動用トラン ジスタのしきい値の大小によらずに常に、その入力信号 の電圧よりも駆動用トランジスタのしきい値電圧分だけ 高い電圧を、補償用トランジスタを介して駆動用トラン ジスタの第1ゲートに供給することが出来る。

【0018】請求項4に記載のトランジスタ回路は、上 述した請求項2 に記載のトランジスタ回路において、前 記りセット手段は、第3ゲート、第3ソース及び第3ド レインを有し、該第3ソース及び第3ドレインの一方が 前記第1ゲートに接続されており、該第3ゲートにリセ ットタイミング信号が前記入力信号の供給前に供給され た時に、該第3ソース及び第3ドレインを介して前記リ セット信号を前記第1ゲートに供給するリセット用トラ ンジスタを備えたことを特徴とする。

【0019】請求項4に記載のトランジスタ回路によれ ば、リセット用トランジスタの第3ゲートにリセットタ イミング信号が供給されると、該リセット用トランジス タにより、その第3ソース及び第3ドレインを介して、

【0014】請求項2に記載のトランジスタ回路は、上 50 リセット信号が駆動用トランジスタの第1ゲートに供給

される。この結果、駆動用トランジスタのゲート電圧を リセットタイミング信号の供給タイミングで一定値にリ セットすることができる。従って、この後の、請求項2 又は3記載のトランジスタ回路に対して説明した動作が 可能となる。

7

【0020】請求項5に記載のトランジスタ回路は、上 述した請求項1から4のいずれか一項に記載のトランジ スタ回路において、前記駆動用トランジスタと前記補償 用トランジスタとは、同一型のトランジスタであること を特徴とする。

【0021】請求項5に記載のトランジスタ回路によれ は、駆動用トランジスタと補償用トランジスタとは、同 一型のトランジスタであるが、ここに、「同一型」と は、駆動用トランジスタがNチャネル型であれば、補償 用トランジスタもNチャネル型であり、駆助用トランジ スタがPチャネル型であれば、補償用トランジスタもP チャネル型である意である。従って、補償用トランジス タのしきい値と駆動用トランジスタのしきい値とは相互 にほぼ等しくなるため、当該トランジスタ回路内におい 電流に対する入力信号のしきい値をほぼ零としてコンダ クタンス制御を行うことも可能となる。更に、複数のト ランジスタ回路を、しきい値のばらついた複数の駆動用 トランジスタから構成した場合にも、しきい値のばらつ きを補償することも可能となる。

【0022】また、トランジスタのチャネル幅、チャネ ル長を始めとする設計値、デバイス構造、プロセス条件 等も、駆動用トランジスタと補償用トランジスタとで等 しくすることにより、より完全な補償が可能となる。

述した請求項1から5のいずれか一項に記載のトランジ スタ回路において、第4ゲート、第4ソース及び第4ド レインを有し、該第4ゲートにスイッチングタイミング 信号が供給された時に前記入力信号を該第4ソース及び 第4ドレインを介して前記補償用トランジスタに供給す るように接続されたスイッチング用トランジスタを更に 備えたことを特徴とする。

【0024】請求項6に記載のトランジスタ回路によれ ば、スイッチングタイミング信号がスイッチング用トラ スイッチング用トランジスタの第4ソース及び第4ドレ インを介して補償用トランジスタに供給される。この結 果、スイッチングタイミング信号の供給タイミングで入 力信号を駆動用トランジスタに供給することができる。

【0025】請求項7に記載のトランジスタ回路は、上 述した請求項1から6のいずれか一項に記載のトランジ スタ回路において、前記第1ゲートに接続された保持容 量を更に備えたことを特徴とする。

【0026】請求項7に記載のトランジスタ回路によれ ば、第1ゲートに入力信号が供給されるとその電圧は、

**酸 1 ゲートに接続された保持容量により保持される。従** って、入力信号を一定期間だけ供給した場合にも、それ よりも長い期間に亘って第1ゲートにかかる電圧を保持 することが可能となる。

【0027】本構成では、補償用トランジスタを通じ て、スイッチング用トランジスタにリーク電流がある場 合でも、第1ゲートに印加される電位の変化を低減する ことが可能となる。

【0028】請求項8に記載のトランジスタ回路は、上 10 述した請求項1から7のいずれか一項に記載のトランジ スタ回路において、前記トランジスタは夫々、同一基板 上に形成された薄膜トランジスタから構成されていると とを特徴とする。

【0029】請求項8に記載のトランジスタ回路によれ ば、同一基板上に形成された駆動用薄膜トランジスタに おける電流電圧特性やしきい値特性が駆動電流に及ぼす 影響を補償用薄膜トランジスタにより補償することが出 来る。特に、両薄膜トランジスタを同一基板上に同一薄 膜形成工程で形成すれば、両トランジスタ間の特性類似 て、これえらのしきい値は相殺しあい、この結果、駆動 20 の度合いは一般に増すため、電流電圧特性やしきい値特 性のばらつきが少ない複数のトランジスタ回路を同一基 板上で得ることが可能となる。

> 【0030】請求項9に記載のトランジスタ回路は、上 述した請求項1から7のいずれか一項に記載のトランジ スタ回路において、前記トランジスタは夫々、前記ゲー ト、ソース及びドレインがベース、コレクタ及びエミッ タに夫々対応するバイポーラトランジスタから構成され ている。

【0031】請求項9に記載のトランジスタ回路によれ 【0023】請求項6に記載のトランジスタ回路は、上 30 ば、駆動用バイポーラトランジスタにおける電流電圧特 性やしきい値特性が駆動電流に及ぼす影響を補償用バイ ポーラトランジスタにより補償することが出来る。特 に、両バイポーラトランジスタを同一製造工程で製造す れば、両トランジスタ間の特性類似の度合いは一般に増 すため、電流電圧特性やしきい値特性のばらつきが少な い複数のトランジスタ回路を得ることが可能となる。

【0032】請求項10に記載のトランジスタ回路は、 上述した請求項1から9のいずれか一項に記載のトラン ジスタ回路において、前記入力信号は、入力信号源によ ンジスタの第4ゲートに供給されると、入力信号が、該 40 り電圧が制御される電圧信号であり、前記駆動用トラン ジスタは、前記第1ソース及び第1ドレインの一方が電 流制御型素子に接続されており、前記コンダクタンスを 制御することにより該電流制御型素子に流れる電流を制 御することを特徴とする。

> 【0033】請求項10に記載のトランジスタ回路によ れば、入力信号源により電圧が制御される電圧信号が、 入力信号として補償用トランジスタを介して供給される と、駆動用トランジスタにおいて、この電圧信号の電圧 変化に応じて第1ソース及び第1ドレイン間のコンダク 50 タンスが制御される。これにより、第1ソース及び第1

ドレインの一方に接続された電流制御型素子は、電流制 御される。従って、電流制御型素子を比較的低電圧の入 力信号で電流駆動することが可能となり、しかも、複数 の駆動用トランジスタ間における電流電圧特性やしきい 値特性のばらつきによらずに、複数の電流駆動型素子を 電圧信号の電圧に応じて精度良く電流制御することも可 能となる。

【0034】請求項11に記載の表示パネルは、上述し た請求項10に記載のトランジスタ回路を夫々含むと共 制御型発光索子が前記電流制御型素子として該複数の画 索部に夫々設けられたことを特徴とする。

【0035】請求項11に記載の表示パネルによれば、 各画緊部において、入力信号が補償用トランジスタを介 して供給されると、駆動用トランジスタによりこの入力 信号の電圧に応じて電流制御型発光索子は電流制御され るので、駆動用トランジスタ間における電流電圧特性や しきい値特性のばらつきによらずに、電流制御型発光素 子の明るさ(輝度)を精度良く制御することが出来、表 示パネルの画面表示領域の全面に渡って明るさのむらを 20 一例としての電圧V rscanのリセット走査信号(以下、 低減できる。更に、駆動用トランジスタのゲート電圧を 補償用トランジスタにより昇圧することにより比較的低 電圧の入力信号により電流制御型発光素子の制御を行う ことも可能となる。

【0036】請求項12に記載の電子機器は、上述した 請求項11に記載の表示パネルを備えたことを特徴とす

【0037】請求項12に記載の電子機器によれば、上 述した請求項11に記載の表示パネルを備えるので、表 的低電圧で駆動することも可能な電子機器を実現でき

[0038] 本発明のこのような作用及び他の利得は次 に説明する実施の形態から明らかにされよう。

[0039]

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて説明する。

【0040】(トランジスタ回路)先ず、本発明のトラ ンジスタ回路の実施の形態について図1及び図2を参照 して説明する。図1は、本実施の形態におけるトランジ 40 スタ回路の回路図であり、図2(A)及び(B)は夫 々、該トランジスタ回路における各種信号のタイミング 及び電圧を示したタイミングチャートである。

【0041】図1において、トランジスタ回路100 は、駆動用TFT110 (Pチャネル型)、補償用TF T120(Pチャネル型)、リセット用TFT130 (Nチャネル型)及びスイッチング用TFT140(N チャネル型)を備えて構成されている。以下各トランジ スタの構成について順に説明する。

【0042】先ず、駆動用トランジスタの一例を構成す 50 夕回路100の動作について図1と共に図2及び図3を

る駆動用TFT110は、スイッチング用TFT140 及び補償用TFT120を介して供給される入力信号に 基づいてゲート111に印加されるゲート電圧Vgに応 じて、ソース112及びドレイン113間のコンダクタ ンスが制御されるように構成されている。

【0043】補償用トランジスタの一例を構成する補償 用TFT120は、ゲート121がソース122及びド レイン123の一方(図1では、ドレイン123)に接 続されている。即ち、補償用TFT120は所謂ダイオ にマトリクス状に配置された複数の画素部を備え、電流 10 ード接続されている。そして、補償用トランジスタ12 0は、ソース122及びドレイン123を介して、入力 信号がゲート111に供給されるように且つゲート11 1 に対しコンダクタンスを低める方向の電荷移動を可能 とする向きで(図1では、ドレイン123の側が)ゲー ト111に接続されている。

> 【0044】リセット手段の一例を構成するリセット用 TFT130は、ソース132及びドレイン133の一 方(図1では、ドレイン133)がゲート111に接続 されており、ゲート131にリセットタイミング信号の リセット走査信号V rscanと称す) が入力信号 V sigの供 給前に供給された時に、ソース132及びドレイン13 3を介して電圧 V rsigのリセット信号(以下、リセット 信号Vrsigと称す)をゲート111に供給するように構 成されている。

【0045】また、スイッチングトランジスタの一例を 機成するスイッチング用TFT140は、ゲート141 にスイッチングタイミング信号の一例としての電圧Vsc anの走査信号(以下、走査信号V scanと称す)が供給さ 示パネルの全面に渡って明るさのむらが少なく且つ比較 30 れた時に、電圧Vsigの入力信号(以下、入力信号Vsig と称す)をソース142及びドレイン143を介して補 償用TFT120に供給するように入力信号源及び補償 用TFT120の間に接続されている。

> 【0046】そして、駆動用トランジスタ110のソー ス112には、EL素子等の電流制御型(電流駆動型) 素子500の一端が接続されており、この電流制御型素 子500の他端には、所定電位の負電源-Vcが接続さ れている。また、駆動用トランジスタ110のドレイン 113には、所定電位の正電源+Vcが接続されてい る。従って、駆動用トランジスタ110においてソース 112及びドレイン113間のコンダクタンス制御が行 われると、電流制御型素子500を流れる駆動電流Ⅰd が制御される(即ち、コンダクタンス変化に応じて駆動 電流 I d が変化する)。

【0047】更に、駆動用トランジスタ110のゲート 111には、保持容量160が接続されている。このた め、一旦印加されたゲート電圧Vgは、保持容量160 により保持される。

【0048】次に、以上のように構成されたトランジス

参照して説明する。

【0049】図2(A)に示すように、リセット走査信 号Vrscanがリセット用TFT130に入力されると、 リセット用TFT130が導通状態とされて、駆動用T FT110のゲート111には、リセット信号V rsiaが 供給されて、ゲート111のゲート電圧Vgは、このリ セット信号Vrsigの電圧Vrsigにほぼ等しいレベルとさ れる。この結果、入力信号Vsigの電圧Vsigの大小によ らずに駆動用TFT110のゲート電圧Vgをリセット 走査信号Vrsigの供給タイミングで一定電圧(即ち、電 10 圧V rsig) にリセットすることができる。

11

【0050】そして、このリセット期間が終わり、走査 信号Vscanがスイッチング用TFT140に供給される と、スイッチング用TFT140が導通状態とされて、 駆動用TFT110のゲート111には、補償用TFT 120を介してデータ信号Vsigが供給される。こと で、本実施の形態では特に補償用TFT120において ゲート121がドレイン123に接続されているため (即ち、ダイオード接続されているため)、 負電圧をゲ ート111に印加することで道通状態とされるPチャネ 20 ル型TFTである駆動用TFT110におけるゲート電 圧Vgは、データ信号Vsigの電圧Vsigよりも補償用T FT120のしきい値電圧Vth2だけ負電圧側に降圧さ れる。そして、このように降圧されたゲート電圧Vg は、走査信号V scanや入力信号V sigの供給停止後も、 保持容量160により駆動期間中保持される。

【0051】尚、リセット期間としては、ゲート電圧V gがリセット信号V rsigの電圧V rsigとなる時間だけと れば十分である。このため、駆動期間をリセット期間よ ット期間中に駆動用TFT110がリセット信号Vrsig により道通状態とされても、この間に駆動用TFT11 0のソース112及びドレイン113を介して流れる電 流の駆動電流Ⅰdに対する影響を、無視できる程度に小 さくできる。

【0052】以上のように本実施の形態によれば、補償 用TFT120のしきい値電圧Vth2の分だけ入力信号 Vsigkt対するゲート電圧Vgを降圧できるので、補償 用TFT120がない場合と比較して、より低い入力信 を駆動用TFT110において行うことが可能となる。 【0053】尚、図2(B)は、駆動用TFT110及 び補償用TFT120を共にNチャネル型TFTから樽 成した場合のタイミングチャートであり、この場合に は、正電圧をゲート111に印加することで道通状態と されるNチャネル型TFTである駆動用TFT110に おけるゲート電圧Vgは、リセット時にリセット信号V rsigの電圧V rsigとされた後、入力信号V sigの電圧Vs igよりも補償用TFT120のしきい値電圧Vth2だけ 正電圧側に昇圧される。

【0054】 ここで、補償用TFT120を介すること なく駆動用TFT110に入力信号Vsigを直接入力し たとすると、即ち入力信号Vsigの電圧Vsigとゲート電 圧Vgとが一致する場合には、図3(A)(Cれは駆動・ 用TFT110がNチャネルの場合である) に示すよう に、駆動電流Idは、駆動用TFT110のしきい値電 圧V thiから立ち上がる特性を持つ。例えば、このしき い値電圧Vth1の設計基準値を2Vとすればしきい値の ばらつきは±数V程度となる。そして、駆動用TFT1 10におけるしきい値電圧Vth1のばらつきがそのまま 駆動電流Idのばらつきとして現われる。

【0055】とれに対し、本実施の形態では、補償用丁 FT120を介して駆動用TFT110に入力信号Vsi gを入力するため、即ち入力信号Vsigの電圧Vsigを補 償用TFT120のしきい値電圧Vth2の分だけ昇圧し てゲート電圧Vgとする場合には、図3(B)(Cれは 駆動用TFT110及び補償用TFT120が共にNチ ャネルの場合である) に示すように、補償用TFT12 0のしきい値電圧Vth2と駆動用TFT110のしきい 値電圧V th1とが相殺されて、トランジスタ回路100 全体に対する入力信号 V sigのしきい値電圧 V thは零に 近付くのである。そして、特に両しきい値電圧V th1と Vth2とがほぼ一致する場合には、このしきい値電圧Vt hは、ほぼ零となる。このように、しきい値電圧Vth1と V th2とを一致させることは、例えば同一半導体基板上 の近接位置に駆動用TFT110と補償用TFT120 とを同型TFTから構成することにより比較的簡単にで きる。このように構成すれば、両方のTFTにおける、 薄膜形成されるゲート絶縁膜、半導体膜等の膜厚や、チ りも遥かに長く設定することができ、これにより、リセ 30 ャネル長等の各構成要素の平面形状や、チャネル形成用 領域、ソース領域、ドレイン領域における不純物濃度 や、動作時の温度状態などを容易に一致させることがで きるので、結局、両方のTFTのしきい値電圧V th1と V th2とを完全に又はほぼ完全に一致させることが出来 るのである。尚、しきい値特性を近似させる上では、チ ャネル長さは同じにする方が良いが、チャネル幅は同じ でなくても良い。

【0056】とのように本実施の形態によれば、駆動用 TFT110と補償用TFT120のしきい値特性や電 号V sigの電圧V sigを用いて同等のコンダクタンス制御 40 圧電流特性を近付けることにより(理想的には一致させ るととにより)、駆動電流ldに対する入力信号Vsig のしきい値電圧V thを零に近付ける(理想的には零に一 致させる)ととが可能となる。

> 【0057】更に、図3(A)及び図3(B)から判る ように、複数のトランジスタ回路100を製造する場合 に、各駆動用TFT110におけるしきい値電圧Vth1 が相互にばらついたとしても、このしきい値電圧Vth1 の大小によらずに、各補償用TFT120の作用により 各トランジスタ回路100のしきい値電圧V thは、零に 50 近い値とされる。即ち、しきい値電圧Vthが一定の多数

のトランジスタ回路100を製造できることになる。こ れは、後述のように多数のトランジスタ回路100間に おけるしきい値電圧V thのばらつきが問題となるような 表示パネル用等の用途には特に役立つ。そして、各トラ ンジスタ回路100において、相互に近接配置される一 対の駆動用TFT110のしきい値電圧V th1と補償用 TFT120のしきい値電圧Vth2とを一致させること は、距離を隔てて別個に配置される二つの駆動用TFT 110のしきい値電圧Vth1を一致させることよりも前 述のように遥かに容易であるため、このように補償用T 10 望ましい。 FT120により各トランジスタ回路100におけるし きい値電圧Vth1を補償する構成は、複数のトランジス タ回路100相互間のしきい値電圧Vthのばらつきを低 減させるためには極めて効果的であると言える。

13

【0058】以上のように本実施の形態によれば、トラ ンジスタ回路100を複数作成する際に、しきい値電圧 Vth1の相異なる複数の駆動用TFT110、即ち設計 基準値としてのしきい値電圧(例えば、2.5V)から 大きくばらついたしきい値電圧V th1を夫々持つ複数の thのばらつきが殆ど又は全くない複数のトランジスタ回 路100を得ることが可能となる。このため、電流電圧 特性についてTFTに要求される条件が綴くなり、歩留 まりの向上及び製造コストの低減を図ることができる。 【0059】尚、図3(A)及び図3(B)から判るよ うに、しきい値電圧Vth1及びVth2を一致させることに より、各駆動用TFT110におけるコンダクタンス制 御を入力信号V sigの電圧V sigよりも高いゲート電圧V gを用いて行えるという第1の効果、及び複数のトラン ジスタ回路100間におけるしきい値電圧Vtれのばらつ 30 きを低減するという第2の効果は、顕著に発揮される が、各トランジスタ回路100において駆動用TFT1 10のしきい値電圧Vth1と補償用TFT120のしき い値電圧Vth2とを完全に一致させなくとも、両しきい 値電圧は相殺しあう性質をもつので、両しきい値電圧の 類似性に応じた程度でこれらの第1及び第2の効果は発 揮される。

【0060】本実施の形態では特に、ゲート111に対 し入力信号Vsiqに応じて制御されるコンダクタンスの 最高値よりも高いコンダクタンスの値に対応する電圧を 40 有するリセット信号 Vrsigを供給するように構成されて いる。従って、入力信号Vsigの電圧値Vsigの大小によ らずにリセット後に、このコンダクタンスを低める方向 の電荷移動を可能とする向きでゲート111に接続され た補償用TFT120を介して入力信号Vsigをゲート 111に供給することが可能となる。しかも本実施の形 態では、リセット信号Vrsigは、入力信号Vsigの最大 電圧よりも補償用TFT120のしきい値電圧V th2分 以上大きい電圧に設定されている。従って、リセット後 に入力信号Vsigが入力されると、入力信号Vsigの電圧 50 も、しきい値電圧Vthの分だけ負電圧側に降圧する(補

Vsigの大小や補償用TFT120のしきい値電圧Vth2 の大小によらずに常に、その入力信号Vsigの電圧Vsig よりも補償用TFT120のしきい値電圧Vth2分だけ 高い電圧を、ゲート111に供給することが出来るので

【0061】尚、従来の液晶表示索子で良く用いられて いる、入力信号Vsigの反転が行われる場合には、反転 した入力信号も含めた全ての入力信号Vsigに対して も、上記のリセット信号V sigの関係が成り立つことが

【0062】このリセット信号Vrsiaの電圧設定による 効果について図4及び図5を参照して検討を加える。と とで、図4は、しきい値の設計基準値を例えば-2.5 Vとしてその基準値からのしきい値電圧のばらつき△V thに対する駆動電流 I dの変化を、(1)補償用TFT 120無しで駆動用TFT110に直接入力信号Vsig を供給した場合(特性曲線C1)、(2)リセット信号 Vrsigを5Vとして補償用TFT120を介して駆動用 TFT110に入力信号V sigを供給した場合(特性曲 駆動用TFT110を用いたとしても、しきい値電圧V 20 線C2)、及び(3)リセット信号VrsigをOVとして 補償用TFT120を介して駆動用TFT110に入力 信号 V sigを供給した場合(特性曲線C3)について夫 々示したものである。また、図5(A)は、特性曲線C 2に対応するゲート電圧Vgの変動範囲を示し、図5 (B)は、特性曲線C3に対応するゲート電圧Vgの変 動範囲を示す。なお、ここで、V sig= 7.5 V、+ Vc = 10V,  $-Vc = 5V \ge 0$ 

> 【0063】図4において、特性曲線C1で示したよう に、補償用TFT120無しの場合には、しきい値電圧 のばらつき ΔV thが、そのまま駆動電流 Id のばらつき として顕著に現われている。

> 【0064】特性曲線C2で示したように、リセット信 号Vrsigを5Vとして補償用TFTを用いた場合には、 しきい値電圧のばらつき△Vthが、ブラス側ではかなり 補償されているが、マイナス側では、駆動電流 I dのば らつきとして現われている。これは、図5(A)に示す ようにマイナス側では、リセット後に入力信号Vsigが 入力されたとき、ゲート電圧Vgを、入力信号Vsigよ りも、しきい値電圧Vth2の分だけ負電圧側に降圧する (補償する) ことができないためである。何故なら、ダ イオードである補債用TFT120は、ゲート電圧Vg をリセット信号Vrsigから入力信号Vsigへ近付けるこ とは出来ても遠ざけることは出来ないからである。 【0065】また、特性曲線C3で示したように、リセ ・ット信号V rsigを0 V として補償用TFTを用いた場合 には、しきい値電圧のばらつき△Vthが、駆動電流 I d

のばらつきとして殆ど現われていない。これは、図5 (B) に示すように、リセット後に入力信号 Vsiqが入 力されたとき、ゲート電圧Vgを、入力信号Vsigより

償する) ことができるためである。なお、ここで与えた Vsiq=7.5Vは、入力信号Vsigの最小電位だと考え れば、全てのVsigに対して補償できるかということに 対して、上記考察が成り立つ。

15

【0066】以上のように本実施の形態では、入力電圧 Vsigの大小や補償用TFT110のしきい値電圧Vth2 の大小によらずに常に、その入力信号Vsigの電圧より も補償用TFT120のしきい値電圧Vtt2分だけ低い 電圧Vgを、駆動用TFT110のゲート111に印加 することが出来るのである。

【0067】尚、図2(A)及び図2(B)において、 ゲート電圧Vgは駆動期間中、保持容量160により保 持される。このため、保持容量160により、複数のト ランジスタ回路 100間におけるゲート電圧Vgの保持 特性のばらつきをも低減(補償)することができる。 【0068】以上図1から図5を用いて説明したよう に、本実施の形態のトランジスタ回路100によれば、 E L 素子等の電流制御型素子500を比較的低電圧の入 力信号V sigで電流駆動することが可能となり、しか も、複数の駆動用TFT110間における電流電圧特性 20 子が挙げられる。 やしきい値特性のばらつきによらずに、複数の電流制御 型素子500を入力信号V sigの電圧に応じて精度良く 電流制御するができる。

【0069】尚、図1に示した例では、Pチャネル型T FTとNチャネル型TFTとを混ぜて構成しているが、 全てのTFTをNチャネル型TFTから構成してもよい し、或いは、全てのTFTをPチャネル型TFTから構 成してもよい。但し、駆動用TFT110の電流電圧特 性やしきい値特性を補償用TFT120で補償する観点 120を同一工程により同型のTFTとして構成した方 が有利である。特に、両TFTを同一薄膜形成工程で形 成すれば、両TFT間の特性類似の度合いは一般に増す ため、電流電圧特性やしきい値特性のばらつきが全く又 は殆どないトランジスタ回路100を同一基板上で得る ことが可能となる。他方、リセット用TFT130やス イッチング用TFT140は、駆動用TFT110がP チャネル型であるかNチャネル型であるかによらず、P チャネル型でもNチャネル型でも構わない。但し、全て とも多い。

【0070】また、本実施の形態における各種のTFT 110~140を、接合型、並列・直列接続等のいずれ の種類の電界効果トランジスタ(FET)から構成して もよい。

【0071】更に、図6に示すように、上述の如きトラ ンジスタ回路をバイポーラトランジスタから構成しても よい。この場合、上述のゲート、ソース及びドレインを ベース、エミッタ及びコレクタに夫々対応させて、バイ ポーラトランジスタから駆動用トランジスタ110'を 50 されてもよい。

構成すると共にバイポーラトランジスタから補償用トラ ンジスタ120′を構成して、トランジスタ回路10 0'とすればよい。一般にバイポーラトランジスタの場 合には、しきい値電圧は、例えば0.7Vを中心とし て、そのばらつきはTFTと比較すると小さいが、この ように構成しても、駆動用トランジスタ110°におけ る電流電圧特性やしきい値特性のばらつきが駆動電流Ⅰ dに及ぼす影響を補償用トランジスタ120°により補 償することが出来る。更に、比較的低電圧で駆動用トラ 10 ンジスタ110'による駆動を行うことが出来る。特 に、駆動用トランジスタ110'と補償用トランジスタ 120'とを同一製造工程で製造すれば、これら両トラ ンジスタ間の特性類似の度合いは一般に増すため、電流 電圧特性やしきい値特性のばらつきが殆ど無い又は低減 された多数のトランジスタ回路100'を得ることが可 能となる。

【0072】以上の実施の形態における電流制御型素子 500としては、有機EL素子、無機EL素子等の電流 制御型発光素子、電流制御型の熱転写素子など各種の素

【0073】(表示パネル)本発明の表示パネルの実施 の形態について図7から図10を参照して説明する。図 7は、表示パネルの全体構成を示すブロック図であり、 図8は、表示バネルにおける一つの画素部の平面図であ り、図9(A)、図9(B)及び図9(C)は夫々、そ のA-A'断面図、B-B'断面図及びC-C'断面図 であり、図10は、相隣接する4つの画素部の回路図で ある。

【0074】本実施の形態における表示パネルは、上述 からは、これらの駆動用TFT110及び補償用TFT 30 した本発明のトランジスタ回路を夫々含むと共にマトリ クス状に配置された複数の画素部を備えており、該複数 の画素部には、電流制御型発光素子の一例としてEL素 子50が夫々設けられて構成されている。

【0075】図7に示すように、表示パネル200は、 TFTアレイ基板1を有し、該TFTアレイ基板1上に おいて複数の画素部2がマトリクス状に配置された画面 表示領域には、Y方向に夫々伸びておりX方向に配列さ れた複数のデータ線11と、X方向に夫々伸びておりY 方向に配列された複数の走査線12と、複数のデータ線 のTFTを同型のTFTとした方が製造上有利であると 40 11と平行に並べられた複数の共通給電線13とを備え ている。表示パネル1は更に、画面表示領域の周囲に、 各データ線11にデータ信号を供給するデータ線駆動回 路21と、各走査線12に走査信号を供給する一対の走 査線駆動回路22と、各画紫部2における道通不良、絶 緑不良、累子の欠陥等を検査するための検査回路23と を備えて構成されている。なお、本実施の形態では、各 駆助回路は、TFTアレイ基板1上に画素部2と共通の 工程で形成されているが、TFTアレイ基板 1上にない 回路とされてもよいし、又は画素部2と別の工程で形成 20

【0076】図8に示すように、各画素部2には、図1 から図6を用いて説明した駆動用TFT110、補償用 TFT120、リセット用TFT130、スイッチング 用TFT140及び保持容量160が設けられている。 そして、前段の走査線12bが図1におけるリセット走 査信号V rscan用の配線となり、当段の走査線12aが 図1における走査信号Vscan用の配線及びリセット信号 Vrsio用の配線となり、当段のデータ線11aが図1に おける入力信号Vsiq (データ信号) 用の配線となって おり、EL素子50が駆動用TFT110と後述の対向 電極との間に接続されており、該対向電極が負電源-V に接続されている。

17

【0077】図9(A)に示すように、スイッチング用 TFT140、補償用TFT120及び保持容量160 は、図8のA-A'断面に沿って、TFTアレイ基板上 1 に半導体膜(ポリシリコン膜)4、酸化シリコン膜や 窒化シリコン膜からなるゲート絶縁膜5、Ta(タンタ ル)膜6、酸化シリコン膜や窒化シリコン膜からなる第 1層間絶縁膜7及びA1膜8から構成されている。尚、 ゲート電極形成用のTa膜6の代わりに、低抵抗ポリシ リコン膜を成膜してもよい。

【0078】より具体的には、スイッチング用TFT1 40は、ポリシリコン膜6からなるゲート141を持つ トップゲート型のTFTであり、ゲート絶縁膜5を介し てゲート141に対向する半導体層4部分をチャネル形 成用領域として、その両側にn型に高濃度ドープされた ソース142及びドレイン143を備えたNチャネル型 のTFTとして構成されている。そして、ソース142 コンタクトホールを介してA1膜8からなるデータ線1 1aに接続されている。また、ドレイン143は、ゲー ト絶縁膜5及び第1層間絶縁膜7に開孔されたコンタク トホール及びA 1 膜8を中継して、補償用TFT120 に接続されている。

【0079】補償用TFT120は、Ta膜6からなる ゲート121を持つトップゲート型のTFTであり、ゲ ート絶縁膜5を介してゲート121に対向する半導体膜 4部分をチャネル形成用領域として、その両側にp型に 高濃度ドープされたソース122及びドレイン123を 40 た画素部2の双方に対して正電源+Vが供給される構成 備えたPチャネル型のTFTとして構成されている。そ して、ゲート絶縁膜5及び第1層間絶縁膜7に開孔され たコンタクトホール及びA1膜8を中継してスイッチン グ用TFT140及び保持容量160並びに駆動用TF T110のゲート111に接続されている。

【0080】また、保持容量160は、2重のコンデン サ構成を有するように、半導体膜4、Ta膜6及びAl 膜8が、ゲート絶縁膜5及び第1層間絶縁膜7を介して 対向配置されて構成されている。そして保持容量を構成 する半導体膜4部分は、ゲート絶縁膜5及び第1層間絶 50 のように電源配線数や信号配線数を増やさないようにす

**緑膜7に開孔されたコンタクトホールを介してAI膜8** に接続されており、保持容量を構成するTa膜6部分 は、第1層間絶縁膜7に開孔されたコンタクトホールを 介してA1膜8に接続されている。

【0081】図9(B)に示すように、リセット用TF T130は、図8のB-B'断面に沿って、TFTアレ イ基板上1に半導体膜4、ゲート絶縁膜5.、Ta膜6、 第1層間絶縁膜7及びA1膜8から構成されている。

【0082】より具体的には、リセット用TFT130 いる。更に、共通給電線13が正電源+Vに接続されて 10 は、Ta膜6からなるゲート131を持つトップゲート 型のTFTであり、ゲート絶縁膜5を介してゲート13 1に対向する半導体層4部分をチャネル形成用領域とし て、その両側に n型に高濃度ドープされたソース132 及びドレイン133を備えたNチャネル型のTFTとし て構成されている。そしてソース132及びドレイン1 33は、ゲート絶縁膜5及び第1層間絶縁膜7に開孔さ れたコンタクトホール及びA1膜8を中継して、Ta膜 6からなる当段の走査線12a及び駆動用TFT110 のゲート111に夫々接続されている。

【0083】また、図9(C)に示すように、駆動用T FT110は、図8のC-C'断面に沿って、TFTア レイ基板上1に半導体膜4、ゲート絶縁膜5、Ta膜 6、第1層間絶縁膜7及びA1膜8から構成されてい る。そして、第2層間絶縁膜9上には、駆動用TFT1 10のドレイン113にコンタクトホール及びA1膜8 を中継して接続された ITO膜51が形成され、その上 にEL素子50が形成されている。他方、駆動用TFT 110のソース112は、コンタクトホールを介してA 1膜8からなる共通給電線13に接続されている。ま は、ゲート絶縁膜5及び第1層間絶縁膜7に開孔された 30 た、相関接する画素部2におけるEL素子50は、電気 絶縁性のバンク52により相隔てられている。好ましく は、バンク52は遮光性を持つものがよい。バンク52 は、例えば、遮光性のレジストからなり、当該表示パネ ル200の画面表示領域の周囲を覆う周辺見切り領域に もバンク52を設けるようにしてもよい。そして、EL 素子50上には、A1等の低抵抗金属或いはITO等か らなる対向電極(上電極)56が設けられている。 【0084】図10に示すように、表示パネル200に おいては特に、共通給電線13によりX方向に相隣接し

を採り、正電源+V供給用の電源配線を単純に画素部2 の列毎に設ける場合と比較して、電源配線の数を約1/ 2にしている。また、リセット用TFT130のゲート 131に入力されるリセット走査信号Vrscanを前段の 走査線12bにより供給し、リセット用TFT130に 入力されるリセット信号V rsigを当段の走査線12bに より供給する構成を採ることにより、リセット走査信号 V rscan専用の配線やリセット信号V rsiq専用の配線を 設ける場合と比較して信号配線の数を減らしている。と

ることにより、従来の表示パネルには設けられていない 補償用TFT120やリセット用TFT130を設ける スペースを確保することができる。勿論、本実施の形態 と違って、各画素毎に共通給電線を設けて、各画素毎に バターンを同じにしたものや、リセット走査信号Vrsca n専用の配線や、リセット信号V rsig専用の配線を設け たものに対しても、本発明の思想は適用できる。

19

【0085】尚、本実施の形態のように電流駆動型発光 紫子であるEL紫子50を用いた表示パネル200の場 合には、例えば、液晶パネルのように画素の開口領域を 10 増やさなくても、発光素子に供給する電流量を増加させ ればこれに応じて自発光するが故に、画像表示に必要な 明るさを得ることができる。従って、本実施の形態のよ うに、配線の占める領域を節約して各種のTFTを画素 部2 に形成するスペースを確保してもよいし、各EL素 子50の大きさを小さくすることにより各種のTFTを 画素部2に形成するスペースを確保してもよい。

【0086】次に、本実施の形態の表示パネル200の 動作について図7及び図10を参照して説明する。

[0087] 走査線駆動回路22から前段の走査線12 20 · bに走査信号V scanが供給されると、これが当段のリセ ット走査信号Vrscanとして、当段のリセット用TFT 130のゲート131に入力される。これと並行して、 走査線駆動回路22から当段の走査線12aにリセット 信号Vrsigが供給されて、当段の駆動用TFT110の ゲート電圧Vgは、リセット信号Vrsigの電位とされる (図2(A)参照)。 とのとき、リセット信号 Vrsig は、走査信号Vscanのオフ電位と同一でもかまわない。 続いて、走査線駆動回路22から当段の走査線12aに 走査信号Vscanが供給されると、これが当段のスイッチ 30 06を構成するTFTアレイ基板の上に、駆動回路10 ング用TFT140のゲート141に入力される。これ と並行して、データ線駆動回路21から当段のデータ線 11aに入力信号Vsig(データ信号)が供給されて、 スイッチング用TFT140及び補償用TFT120を 介して、この電圧Vsicが補償用TFT120のしきい 値電圧Vth2分だけ降圧されて、当段の駆動用TFT1 10のゲート111に、ゲート電圧Vgとして供給され る(図2(A)参照)。この結果、この降圧されたゲー ト電圧Vgに応じて、駆動用TFT110のソース11 2及びドレイン113間のコンダクタンスが制御され て、正電源+V及び負電源-Vの間で、EL素子50を 流れる駆動電流 I d が制御される。

【0088】従って、各画素部2に設けられた駆動用T FT110におけるしきい値電圧Vth1のばらつきが補 賃用TFT120のしきい値Vth2により補償されて、 複数の画素部2間における駆動電流 1 dに対するデータ 信号Vsigのしきい値のばらつきが殆どなくなり、表示 パネル200の画面表示領域全体にわたって均一の明る さでむらのない画像表示が可能とされる。また、補償用 TFT120による降圧作用により比較的小さい電圧の 50 された電子機器の具体例を夫々示す。

データ信号Vsigを用いて駆動電流 I dを制御すること も可能とされる。

【0089】以上の実施の形態では、リセット用TFT 130によりゲート電圧Vgを入力信号Vsiaの供給前 にリセットしているが、例えば、静止画を表示する期間 には、同じ入力信号Vsigにより複数フレームに亘って 駆動電流Idの制御を行えばよいので、係るリセット動 作を各走査毎に行う必要はない。また、このように電気 的なリセット信号V rsigの代わりに光照射によりゲート 電圧Vgをリセットする (所定のリセット電圧にする) ように構成してもよい。更にまた、リセット用TFT1 30の代わりにスイッチング用TFT140や補償用T FT120を介してリセット信号Vrsigを供給するよう に構成してもよい。他方、アクティブマトリクス**駆動**の 如くスイッチングを行わない用途であれば、スイッチン グ用TFT140やスイッチング動作が不要なことは言 うまでもない。

【0090】(電子機器)次に、以上詳細に説明した表 示パネル200を備えた電子機器の実施の形態について 図11から図13を参照して説明する。

【0091】先ず図11に、このように表示パネル20 0を備えた電子機器の概略構成を示す。

【0092】図11において、電子機器は、表示情報出 力源1000、表示情報処理回路1002、駆動回路1 004、表示パネル1006、クロック発生回路100 8並びに電源回路1010を備えて構成されている。

【0093】前述した実施の形態における表示パネル2 00は、本実施の形態における表示パネル1006及び 駆助回路1004に相当する。従って、表示パネル10 04を搭載してもよく、更に表示情報処理回路1002 等を搭載してもよい。或いは、表示パネル1006を搭 載するTFTアレイ基板に対し駆動回路1004を外付 けして構成してもよい。

【0094】表示情報出力源1000は、ROM (Read Only Memory)、RAM (Random Access Memory)、光 ディスク装置などのメモリ、テレビ信号を同調して出力 する同調回路等を含み、クロック発生回路1008から のクロック信号に基づいて、所定フォーマットの画像信 40 号などの表示情報を表示情報処理回路1002に出力す る。表示情報処理回路1002は、増幅・極性反転回 路、相展開回路、ローテーション回路、ガンマ補正回 路、クランプ回路等の周知の各種処理回路を含んで構成 されており、クロック信号に基づいて入力された表示情 報からデジタル信号を順次生成し、クロック信号CLKと 共に駆動回路1004に出力する。駆動回路1004 は、表示パネル200を駆動する。電源回路1010 は、上述の各回路に所定電源を供給する。

【0095】次に図12から図13に、このように構成

【0096】図12において、電子機器の他の例たるマ ルチメディア対応のラップトップ型のパーソナルコンピ ュータ (PC) 1200は、上述した表示パネル200 がトップカバーケース1206内に備えられており、更 にCPU、メモリ、モデム等を収容すると共にキーボー ド1202が組み込まれた本体1204を備えている。 【0097】また図13に示すように、駆動回路100 4や表示情報処理回路1002を搭載しない表示パネル 1304の場合には、駆動回路1004や表示情報処理 回路1002を含むIC1324がポリイミドテープ1 10 値特性を示す特性図(図3(B))である。 322上に実装されたTCP (Tape Carrier Packag e) 1320に、TFTアレイ基板1の周辺部に設けら れた異方性導電フィルムを介して物理的且つ電気的に接 続して、表示パネルとして、生産、販売、使用等すると とも可能である。

【0098】以上図12から図13を参照して説明した 電子機器の他にも、テレビ、ビューファインダ型又はモ ニタ直視型のビデオテープレコーダ、カーナビゲーショ ン装置、電子手帳、電卓、ワードプロセッサ、エンジニ アリング・ワークステーション(EWS)、携帯電話、 テレビ電話、POS端末、タッチパネルを備えた装置等 などが図11に示した電子機器の例として挙げられる。 【0099】以上説明したように、本実施の形態によれ は、表示パネルの全面に渡って明るさのむらが少なく且 つ比較的低電圧で駆動することも可能な各種の電子機器 を実現できる。

#### [0100]

【発明の効果】本発明のトランジスタ回路によれば、補 償用トランジスタのしきい値電圧の分だけ入力信号の電 圧に対してゲート電圧を降圧もしくは昇圧できるので、 低い入力信号の電圧により駆動用トランジスタにおける コンダクタンス制御を行うことができる。更に、補償用 トランジスタと駆動用トランジスタとのしきい値特性や 電圧電流特性を近付けることにより、駆動電流に対する 入力信号のしきい値電圧を零に近付けることも可能とな る。更にまた、複数のしきい値特性の相異なる駆動用ト ランジスタを用いて当該トランジスタ回路を複数作成し た場合に、複数のしきい値電圧の異なる複数の駆動用ト ランジスタ、即ち設計基準値から大きくばらついたしき い値電圧を夫々持つ複数の駆動用トランジスタを用いた 40 13…共通給電線 としても、複数のトランジスタ回路におけるしきい値電 圧のばらつきが殆ど又は全くない複数のトランジスタ回 路を得ることも可能となる。

【0101】本発明の表示パネルによれば、明るさむら が低減された画像表示を低電圧の入力信号を用いて実現 できる。

【0102】また、本発明の電子機器によれば、髙品位 の画像表示が可能な、パーソナルコンピュータ、ページ ャ等の様々な電子機器を実現可能となる。

【図面の簡単な説明】

【図1】 トランジスタ回路の一実施の形態における回 路図である。

【図2】 図1のトランジスタ回路における各種信号の タイミングチャート (図2(A))、及び図1のトラン ジスタ回路の変形例における各種信号のタイミングチャ ート(図2(B))である。

【図3】 駆動用TFTを備えた比較例におけるしきい 値特性を示す特性図(図3(A))、及び補償用TFT と駆動用TFTとを備えた本実施の形態におけるしきい

【図4】 しきい値のばらつきΔVthに対する駆動電流 ldの変化を各種の場合について示す特性図である。

【図5】 本実施の形態においてリセット信号V rsigを 5 Vにした場合の補償用TFTによる降圧作用を示すタ イミングチャート(図5(A))、及びリセット信号V rsigをOVにした場合の補償用TFTによる降圧作用を 示すタイミングチャート(図5(B))である。

【図6】 トランジスタ回路の他の実施の形態における 回路図である。

【図7】 表示パネルの実施の形態の全体構成を示す平 面図である。

【図8】 図7の表示パネルの一画素部の平面図であ る。

【図9】 図8のA-A' 断面図(図9(A))、B-B' 断面図(図9(B))及びC-C' 断面図(図9 (C)) である。

【図10】 図7の表示パネルにおける相隣接する4つ の画素部の回路図である。

【図11】 本発明による電子機器の実施の形態の概略 30 構成を示すブロック図である。

【図12】 電子機器の一例としてのパーソナルコンピ ュータを示す正面図である。

【図13】 電子機器の他の例としてのTCPを用いた 液晶装置を示す斜視図である。

【符号の説明】

1…TFTアレイ基板

2…画素部

11…データ線

12…走査線

21…データ線駆動回路

22…走査線駆動回路

23…検査回路

50…EL索子

100…トランジスタ回路


110…駆動用TFT


120…補償用TFT


130…リセット用TFT

140…スイッチング用TFT

50 160…保持容量









【図11】

#### 電子機器の概要構成を示すプロック図




【図12】

#### パーソナルコンピュータの外観を示す正面図



【図13】

TCPを用いた表示装置の外額を示す斜視図。



#### フロントページの続き

(72)発明者 マイケル クイン イギリス国 ケンブリッジ市 トラムビン グトン ストリート 【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第6部門第2区分

【発行日】平成16年9月9日(2004.9.9)

#### 【公開番号】特開平11-272233

【公開日】平成11年10月8日(1999.10.8)

【出願番号】特願平10-69147

#### 【国際特許分類第7版】

G 0 9 G 3/30 G 0 2 F 1/136

G 0 9 G 3/20

H 0 1 L 29/786

#### [FI]

G 0 9 G 3/30 J G 0 2 F 1/136 5 0 0 G 0 9 G 3/20 6 2 4 B H 0 1 L 29/78 6 1 4

#### 【手続補正書】

【提出日】平成15年8月29日(2003.8.29)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正の内容】

【発明の名称】アレイ基板、トランジスタ回路、表示パネル及び電子機器

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

複数の走査線と、

複数のデータ線と、

前記複数の走査線と前記複数のデータ線との交差部に対応して設けられた複数のトランジスタ回路と、を含み、

前記複数のトランジスタ回路の各々は、

第1ゲート、第1ソース及び第1ドレインを有し、前記第1ゲートに供給される入力信号 に応じて前記第1ソース及び前記第1ドレイン間のコンダクタンスが制御される駆動用ト ランジスタを含み、

前記複数のデータ線のうち対応するデータ線を介して前記第1ゲートに前記入力信号が供給される際に前記駆動用トランジスタのしきい値のばらつきを補償すること、 を特徴とするアレイ基板。

【請求項2】

複数の走査線と、

前記複数のデータ線と、

前記複数の走査線と前記複数のデータ線との交差部に対応して設けられた複数のトランジ スタ回路と、を含み、

前記複数のトランジスタ回路の各々は、

第1ゲート、第1ソース及び第1ドレインを有し、前記第1ゲートに供給される入力信号 に応じて前記第1ソース及び前記第1ドレイン間のコンダクタンスが制御される駆動用ト ランジスタと、

第2ゲート、第2ソース及び第2ドレインを有し、前記第2ゲートが前記第2ソース及び 前記第2ドレインのうち一方及び前記第1ゲートに接続されている補償用トランジスタと 、を備えたこと、

を特徴とするアレイ基板。

#### 【請求項3】

複数の走査線と、

前記複数のデータ線と、

前記複数の走査線と前記複数のデータ線との交差部に対応して設けられた複数のトランジスタ回路と、を含み、

前記複数のトランジスタ回路の各々は、

第1ゲート、第1ソース及び第1ドレインを有し、前記第1ゲートに供給される入力信号 に応じて該第1ソース及び第1ドレイン間のコンダクタンスが制御される駆動用トランジ スタと、

第2ゲート、第2ソース及び第2ドレインを有し、前記第2ゲートが前記第1ゲートに接続されている補償用トランジスタと、を備えたこと、

を特徴とするアレイ基板。

#### 【請求項4】

請求項2または3に記載のアレイ基板において、

前記駆動用トランジスタ及び前記補償用トランジスタはともにNチャネル型であること、を特徴とするアレイ基板。

#### 【請求項5】

請求項2または3に記載のアレイ基板において、

前記駆動用トランジスタ及び前記補償用トランジスタはともにPチャネル型であること、 を特徴とするアレイ基板。

#### 【請求項6】

請求項2乃至5のいずれかに記載のアレイ基板において、

前記駆動用トランジスタのしきい値と前記補償用トランジスタのしきい値は一致すること

を特徴とするアレイ基板。

#### 【請求項7】

第1ゲート、第1ソース及び第1ドレインを有し、前記第1ゲートに供給される入力信号 に応じて前記第1ソース及び前記第1ドレイン間のコンダクタンスが制御される駆動用ト ランジスタを含み、

前記第1ゲートに前記入力信号が供給される際に前記駆動用トランジスタのしきい値のば らつきを補償すること、

を特徴とするトランジスタ回路。

#### 【請求項8】

請求項7に記載のトランジスタ回路において、

前記入力信号が供給される前に前記第1ゲートは、所定の電圧にリセットされること、 を特徴とするトランジスタ回路。

#### 【請求項9】

複数の走査線と、

複数のデータ線と、

前記複数の走査線と前記複数のデータ線との交差部に対応して設けられた複数のトランジスタ回路と、を含み、

前記複数のトランジスタ回路の各々は、

第1ゲート、第1ソース及び第1ドレインを有し、前記第1ゲートに供給される入力信号

に応じて前記第1ソース及び前記第1ドレイン間のコンダクタンスが制御される駆動用トランジスタと、

前記第1ソース及び前記第1ドレインのいずれかと接続された発光素子と、を含み、

前記複数のトランジスタ回路の各々は、前記複数のデータ線のうち対応するデータ線を介して前記第1ゲートに前記入力信号が供給される際に前記駆動用トランジスタのしきい値のばらつきを補償すること、

を特徴とする表示パネル。

【請求項10】

複数の走査線と、

複数のデータ線と、

前記複数の走査線と前記複数のデータ線との交差部に対応して設けられた複数のトランジスタ回路と、を含み、

前記複数のトランジスタ回路の各々は、

第1ゲート、第1ソース及び第1ドレインを有し、前記第1ゲートに供給される入力信号 に応じて前記第1ソース及び前記第1ドレイン間のコンダクタンスが制御される駆動用ト ランジスタと、

前記第1ソース及び前記第1ドレインのいずれかと接続された電流駆動型素子と、を含み

前記複数のトランジスタ回路の各々は、前記複数のデータ線のうち対応するデータ線を介して前記第1ゲートに前記入力信号が供給される際に前記駆動用トランジスタのしきい値のばらつきを補償すること、

を特徴とする表示パネル。

【請求項11】

複数の走査線と、

前記複数のデータ線と、

前記複数の走査線と前記複数のデータ線との交差部に対応して設けられた複数のトランジ スタ回路と、を含み、

前記複数のトランジスタ回路の各々は、

第1ゲート、第1ソース及び第1ドレインを有し、前記第1ゲートに供給される入力信号 に応じて前記第1ソース及び前記第1ドレイン間のコンダクタンスが制御される駆動用ト ランジスタと、

前記第1ソース及び前記第1ドレインのいずれかと接続された発光素子と、

第2ゲート、第2ソース及び第2ドレインを有し、前記第2ゲートが前記第2ソース及び 前記第2ドレインの一方及び前記第1ゲートに接続されている補償用トランジスタと、を 備えたこと、

を特徴とする表示パネル。

【請求項12】

複数の走査線と、

前記複数のデータ線と、

前記複数の走査線と前記複数のデータ線との交差部に対応して設けられた複数のトランジスタ回路と、を含み、

前記複数のトランジスタ回路の各々は、

第1ゲート、第1ソース及び第1ドレインを有し、前記第1ゲートに供給される入力信号 に応じて前記第1ソース及び前記第1ドレイン間のコンダクタンスが制御される駆動用ト ランジスタと、

前記第1ソース及び前記第1ドレインのいずれかと接続された発光素子と、

第2ゲート、第2ソース及び第2ドレインを有し、前記第2ゲートが前記第1ゲートに接続されている補償用トランジスタと、を備えたこと、

を特徴とする表示パネル。

【請求項13】

請求項9乃至12のいずれかに記載の表示パネルにおいて、

前記入力信号が供給される前に前記第1ゲートは所定の電圧にリセットされること、 を特徴とする表示パネル。

#### 【請求項 14】

請求項9乃至13のいずれかに記載の表示パネルにおいて、

さらに、前記入力信号が供給される前に前記第1ゲートにリセット信号を供給するリセット手段を備えたこと、

を特徴とする表示パネル。

#### 【請求項15】

請求項14に記載の表示パネルにおいて、

前記リセット手段は、前記複数のトランジスタ回路の各々に設けられた第3ゲート、第3 ソース及び第3ドレインを有するリセット用トランジスタであり、

前記第3ソース及び前記第3ドレインの一方が前記第1ゲートに接続されており、

前記第3ゲートにリセットタイミング信号が前記入力信号の供給前に供給された時に、前記第3ソース及び前記3ドレインを介して前記リセット信号が前記第1ゲートに供給されること、

を特徴とする表示パネル。

#### 【請求項16】

請求項9乃至15のいずれかに記載の表示パネルにおいて、

前記複数のトランジスタ回路の各々は、第4ゲート、第4ソース及び第4ドレインを有するスイッチングトランジスタをさらに含み、

前記第4ゲートに前記複数の走査線のうち対応する走査線が接続されていること、

を特徴とする表示パネル。

#### 【請求項17】

請求項9乃至16のいずれかに記載の表示パネルにおいて、

前記複数のトランジスタ回路の各々は、前記第1ゲートに接続された保持容量を更に備えたこと、

を特徴とする表示パネル。

#### 【請求項18】

請求項9万至17のいずれかに記載の表示パネルにおいて、

前記複数のトランジスタ回路に含まれるトランジスタは全て薄膜トランジスタであること

を特徴とする表示パネル。

#### 【請求項19】

請求項9乃至18のいずれかに記載の表示パネルを備えたことを特徴とする電子機器。

#### 【請求項20】

請求項1乃至6のいずれかに記載のアレイ基板と、

前記第1ソース及び前記第1ドレインのいずれかと接続された電流駆動型素子と、を含む 電子機器。

#### 【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0008

【補正方法】変更

#### 【補正の内容】

[0008]

#### 【課題を解決するための手段】

本発明の第1のアレイ基板は、複数の走査線と、複数のデータ線と、前記複数の走査線と 前記複数のデータ線との交差部に対応して設けられた複数のトランジスタ回路と、を含み 、前記複数のトランジスタ回路の各々は、第1ゲート、第1ソース及び第1ドレインを有 し、前記第1ゲートに供給される入力信号に応じて前記第1ソース及び前記第1ドレイン 間のコンダクタンスが制御される駆動用トランジスタを含み、前記複数のデータ線のうち 対応するデータ線を介して前記第1ゲートに前記入力信号が供給される際に前記駆動用ト ランジスタのしきい値のばらつきを補償することを特徴とする。

本発明の第2のアレイ基板は、複数の走査線と、前記複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部に対応して設けられた複数のトランジスタ回路と、を含み、前記複数のトランジスタ回路の各々は、第1ゲート、第1ソース及び第1ドレインを有し、前記第1ゲートに供給される入力信号に応じて前記第1ソース及び前記第1ドレイン間のコンダクタンスが制御される駆動用トランジスタと、第2ゲート、第2ソース及び第2ドレインを有し、前記第2ゲートが前記第2ソース及び前記第2ドレインの一方、及び前記第1ゲートに接続されている補償用トランジスタと、を備えたこと、を特徴とする。

本発明の第3のアレイ基板は、複数の走査線と、前記複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部に対応して設けられた複数のトランジスタ回路と、を含み、前記複数のトランジスタ回路の各々は、第1ゲート、第1ソース及び第1ドレインを有し、前記第1ゲートに供給される入力信号に応じて該第1ソース及び第1ドレイン間のコンダクタンスが制御される駆動用トランジスタと、第2ゲート、第2ソース及び第2ドレインを有し、前記第2ゲートが前記第1ゲートに接続されている補償用トランジスタと、を備えたこと、を特徴とする。

上記のアレイ基板において、前記駆動用トランジスタ及び前記補償用トランジスタはとも にNチャネル型であってもよい。

上記のアレイ基板において、前記駆動用トランジスタ及び前記補償用トランジスタはとも にPチャネル型であってもよい。

上記のアレイ基板において、前記駆動用トランジスタのしきい値と前記補償用トランジスタのしきい値は一致することが好ましい。

本発明のトランジスタ回路は、第1ゲート、第1ソース及び第1ドレインを有し、前記第1ゲートに供給される入力信号に応じて前記第1ソース及び前記第1ドレイン間のコンダクタンスが制御される駆動用トランジスタを含み、前記第1ゲートに前記入力信号が供給される際に前記駆動用トランジスタのしきい値のばらつきを補償すること、を特徴とする

上記のトランジスタ回路において、前記入力信号が供給される前に前記第1ゲートは、所 定の電圧にリセットされることが好ましい。

本発明の第1の表示パネルは、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部に対応して設けられた複数のトランジスタ回路と、を含み、前記複数のトランジスタ回路の各々は、第1ゲート、第1ソース及び第1ドレインを有し、前記第1ゲートに供給される入力信号に応じて前記第1ソース及び前記第1ドレイン間のコンダクタンスが制御される駆動用トランジスタと、前記第1ソース及び前記第1ドレインのいずれかと接続された発光素子と、を含み、前記複数のトランジスタ回路の各々は、前記複数のデータ線のうち対応するデータ線を介して前記第1ゲートに前記入力信号が供給される際に前記駆動用トランジスタのしきい値のばらつきを補償することを特徴とする。

上記の表示パネルにおいて、前記発光素子の代わりに電流駆動型素子であってもよい。本発明の第2の表示パネルは、複数の走査線と、前記複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部に対応して設けられた複数のトランジスタ回路と、を含み、前記複数のトランジスタ回路の各々は、第1ゲート、第1ソース及び第1ドレインを有し、前記第1ゲートに供給される入力信号に応じて前記第1ソース及び前記第1ドレイン間のコンダクタンスが制御される駆動用トランジスタと、前記第1ソース及び前記第1ドレインのいずれかと接続された発光素子と、第2ゲート、第2ソース及び第2ドレインを有し、前記第2ゲートが前記第2ソース及び前記第2ドレインの一方及び前記第1ゲートに接続されている補償用トランジスタと、を備えたこと、を特徴とする。

本発明の第3の表示パネルは、複数の走査線と、前記複数のデータ線と、前記複数の走査

```
0001 TO: ZHONGZI LAW OFFICE
0002 INTELLECTUAL PROPERTY PRACTICE GROUP
0003 RE: New Chinese Patent Application
0004 Our lef.: KP-50009-CN-01
0005 FROM: Mayumi Yamazaki (Ms.), Legal Secretary
0006
0007
0008 Dear Sirs:
0009
0010 We understand from your message below that your offices
0011 will be relocating as of November 1st, and we thank you
0012 for providing new Power of Attorney forms for use after
0013 that date.
0014
0015 We would like to request your firm's services in filling
0016 and prosecuting a new patent application have a November
0017 28, 2004 convention deadline. As we have already
0018 obtained the applicants' signatures on one of your
0019 earlier forms, we ask that you please confirm, by return
0020 e-mail, whether this form will be acceptable, or whether
0021 we should have the applicants sign a new form.
0022
0023 We will eagerly await your reply.
0024
0025
0026 Very truly yours,
0027
0028
0029 YKI PATENT ATTORNEYS
0030 TELEPHONE:+81 (0) 422-21-2570
0031 FACSIMILE:+81 (0) 422-21-2431
0032 E-mail:yamazaki_m@yki.jp
0033
0034
0035
0036 >> We are Moving!
0037 >>
0038 >>
0039 >>
0040 >> Dear Clients and Colleagues:
0041 >>
0042 >>
0043 >>
                 We are pleased to announce that we will move to a new office
0044 >>
0045 building and, as of November 1, 2004, our new address and contact
0046 information will be:
0047 >>
0048 >>
0049 >>
0050 >> 17th Floor, Tower C
0051 >>
0052 >> International Investment Building
0053 >>
0054 >> 6-9 Fuchengmen Beidajie
0055 >>
0056 >> Beijing 100034
0057 >>
```

線と前記複数のデータ線との交差部に対応して設けられた複数のトランジスタ回路と、を含み、前記複数のトランジスタ回路の各々は、第1ゲート、第1ソース及び第1ドレインを有し、前記第1ゲートに供給される入力信号に応じて前記第1ソース及び前記第1ドレイン間のコンダクタンスが制御される駆動用トランジスタと、前記第1ソース及び前記第1ドレインのいずれかと接続された発光素子と、第2ゲート、第2ソース及び第2ドレインを有し、前記第2ゲートが前記第1ゲートに接続されている補償用トランジスタと、を備えたことを特徴とする。

上記の表示パネルにおいて、前記入力信号が供給される前に前記第1ゲートは所定の電圧 にリセットされるようにしてもよい。

上記の表示パネルにおいて、さらに、前記入力信号が供給される前に前記第1ゲートにリセット信号を供給するリセット手段を備えていてもよい。

上記の表示パネルにおいて、前記リセット手段は、前記複数のトランジスタ回路の各々に設けられた第3ゲート、第3ソース及び第3ドレインを有するリセット用トランジスタであり、前記第3ソース及び前記第3ドレインの一方が前記第1ゲートに接続されており、前記第3ゲートにリセットタイミング信号が前記入力信号の供給前に供給された時に、前記第3ソース及び前記3ドレインを介して前記リセット信号が前記第1ゲートに供給されるようにしてもよい。

上記の表示パネルにおいて、前記複数のトランジスタ回路の各々は、第4ゲート、第4ソース及び第4ドレインを有するスイッチングトランジスタをさらに含み、前記第4ゲートは、前記複数の走査線のうち対応する走査線に接続されていることが好ましい。

上記の表示パネルにおいて、前記複数のトランジスタ回路の各々は、前記第1ゲートに接続された保持容量を更に備えていてもよい。

上記の表示パネルにおいて、前記複数のトランジスタ回路に含まれるトランジスタは全て 薄膜トランジスタであってもよい。

本発明の第1の電子機器は、上記の表示パネルを備えたことを特徴とする。

本発明の第2の電子機器は、上記のアレイ基板と前記第1ソース及び前記第1ドレインの いずれか一方に接続された電流駆動素子とを備えたことを特徴とする。

#### 【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0009

【補正方法】変更

【補正の内容】

[0009]

また本発明のトランジスタ回路は上記課題を解決するために、第1ゲート、第1ソース及び第1ドレインを有し、該第1ゲートに供給される入力信号の電圧に応じて該第1ソース及び第1ドレイン間のコンダクタンスが制御される駆動用トランジスタと、第2ゲート、第2ソース及び第2ドレインを有し、該第2ゲートが該第2ソース及び第2ドレインの一方に接続されており、該第2ソース及び第2ドレインを介して前記入力信号が前記第1ゲートに供給されるように且つ前記第1ゲートに対し前記コンダクタンスを低める方向の電荷移動を可能とする向きで前記第1ゲートに接続された補償用トランジスタとを備えたことを特徴とする。

本発明のトランジスタ回路によれば、補償用トランジスタの第2ソース及び第2ドレインの一方が駆動用トランジスタの第1ゲートに接続されており、これらの第2ソース及び第2ドレインを介して、駆動用トランジスタの第1ゲートには入力信号が供給される。そして、駆動用トランジスタにおいて、この第1ゲートに供給される入力信号の電圧に応じて、第1ソース及び第1ドレイン間のコンダクタンスが制御される。ここで、補償用トランジスタは、第2ゲートが第2ドレインに接続されており、第1ゲートに対し第1ソース及び第1ドレイン間のコンダクタンスを低める方向の電荷移動を可能とする向きで第1ゲートに接続されている。即ち、補償用トランジスタは、ダイオード特性を有しており、例えば、駆動用トランジスタがNチャネル型であれば、その第1ゲートから入力信号源への向

きにのみ通電可能である。或いは、駆動用トランジスタがPチャネル型であれば、入力信号源から第1ゲートへの向きに通電可能である。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0010

【補正方法】変更

【補正の内容】

[0010]

このため、当該トランジスタ回路に入力信号を供給した際には、補償用トランジスタに入力される時点における入力信号の電圧と比較して、第1ゲートのゲート電圧は、補償用トランジスタのしきい値の分だけ駆動用トランジスタのコンダクタンスが高められる側に昇圧されることになる。従って、駆動用トランジスタにおいて所望のコンダクタンスを得るためには、当該コンダクタンスに対応するゲート電圧よりも補償用トランジスタのしきい値(電圧)の分だけ低い電圧の入力信号を補償用トランジスタを介して供給すればよいことになる。このように、補償用トランジスタのしきい値(電圧)の分だけ入力信号に対するゲート電圧を昇圧できるので、補償用トランジスタがない場合と比較して、より低い入力信号の電圧により同等のコンダクタンス制御を行うことが可能となる。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】 0 0 1 1

【補正方法】変更

【補正の内容】

[0011]

一般に、この入力信号は他の信号に比較して高周波数であることが多く、より低い入力信号でよいとなれば、かなりの低消費電力化が期待できる。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】 0 0 1 2

【補正方法】変更

【補正の内容】

[0012]

更に、このように補償用トランジスタにより入力信号の電圧を昇圧して第1ゲートにおけるゲート電圧とすることは、トランジスタ回路全体として見た場合、駆動用トランジスタにおいてコンダクタンス制御されるソース及びドレインを介して流れる駆動電流に対する入力信号のしきい値は、駆動用トランジスタのしきい値電圧から、入力電圧からゲート電圧への昇圧分である補償用トランジスタのしきい値電圧だけ低くなっている。即ち、駆動電流に対する入力電圧のしきい値中では、補償用トランジスタのしきい値と駆動用トランジスタのしきい値とは、相殺された形となっている。従って、両者のしきい値特性や電圧電流特性を近付けることにより、駆動電流に対する入力信号のしきい値を零に近付けることが可能となる。

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】 0 0 1 3

【補正方法】変更

【補正の内容】

[0013]

更にまた、このように駆動用トランジスタのしきい値と補償用トランジスタのしきい値と を当該トランジスタ回路全体の中で相殺させることにより、駆動用トランジスタのしきい 値の大小によらずにトランジスタ回路全体としての入力信号のしきい値を一定の値(ゼロ )に近付けることができる。即ち、複数のしきい値の相異なる駆動用トランジスタを用い て当該トランジスタ回路を複数作成した場合に、各トランジスタ回路における駆動用トランジスタと補償用トランジスタのしきい値を夫々相互に近付ければ(理想的には両者を一致させれば)、各トランジスタ回路間におけるしきい値の差は、各駆動用トランジスタのしきい値の差よりも小さくなっている(理想的には差が殆どなくなっている)。従って、当該トランジスタ回路を複数作成する際に、複数のしきい値の異なる複数の駆動用トランジスタを用いたとしても、しきい値のばらつきが殆ど又は全くない複数のトランジスタ回路を得ることが可能となる。

【手続補正9】

【補正対象書類名】明細書

【補正対象項目名】0014

【補正方法】変更

【補正の内容】

[0014]

本発明のトランジスタ回路は、上述のトランジスタ回路において、前記第1ゲートに対し前記入力信号に応じて制御される前記コンダクタンスの最高値よりも高いコンダクタンスの値に対応する電圧を有するリセット信号を前記入力信号の供給前に供給するリセット手段を備えたことを特徴とする。

【手続補正10】

【補正対象書類名】明細書

【補正対象項目名】0015

【補正方法】変更

【補正の内容】

[0015]

本発明のトランジスタ回路によれば、駆動用トランジスタの第1ゲートに入力信号が供給される以前に(或いは、一の入力信号が供給された後に、次の入力信号が供給される以前に)、リセット手段によりこの第1ゲートに、入力信号に応じて制御される駆動用トランジスタのコンダクタンスの最高値よりも高いコンダクタンスの値に対応する電圧を有するリセット信号が供給される。この結果、入力信号の電圧値の大小によらずに駆動用トランジスタのゲート電圧をリセット手段により一定値とすることができ、しかも、リセット後に、コンダクタンスを低める方向の電荷移動を可能とする向きで第1ゲートに接続された補償用トランジスタを介して入力信号を第1ゲートに供給することが可能となる。

【手続補正11】

【補正対象書類名】明細書

【補正対象項目名】0016

【補正方法】変更

【補正の内容】

[0016]

本発明のトランジスタ回路は、上述のトランジスタ回路において、前記リセット信号は、前記入力信号の最大電圧よりも前記補償用トランジスタのしきい値電圧分以上大きい電圧に設定されたことを特徴とする。

【手続補正12】

【補正対象書類名】明細書

【補正対象項目名】 0 0 1 7

【補正方法】変更

【補正の内容】

[0017]

本発明のトランジスタ回路によれば、リセット手段により駆動用トランジスタの第1ゲートに、入力信号よりも大きい電圧のリセット信号が供給される。しかも、このリセット信号の電圧は、入力信号の最大電圧よりも補償用トランジスタのしきい値電圧分以上大きく設定されているので、リセット後に入力信号が入力されると、入力信号の電圧の大小や駆

動用トランジスタのしきい値の大小によらずに常に、その入力信号の電圧よりも駆動用トランジスタのしきい値電圧分だけ高い電圧を、補償用トランジスタを介して駆動用トランジスタの第1ゲートに供給することが出来る。

【手続補正13】

【補正対象書類名】明細書

【補正対象項目名】0018

【補正方法】変更

【補正の内容】

[0018]

本発明のトランジスタ回路は、上述のトランジスタ回路において、前記リセット手段は、第3ゲート、第3ソース及び第3ドレインを有し、該第3ソース及び第3ドレインの一方が前記第1ゲートに接続されており、該第3ゲートにリセットタイミング信号が前記入力信号の供給前に供給された時に、該第3ソース及び第3ドレインを介して前記リセット信号を前記第1ゲートに供給するリセット用トランジスタを備えたことを特徴とする。

【手続補正14】

【補正対象書類名】明細書

【補正対象項目名】 0 0 1 9

【補正方法】変更

【補正の内容】

[0019]

本発明のトランジスタ回路によれば、リセット用トランジスタの第3ゲートにリセットタイミング信号が供給されると、該リセット用トランジスタにより、その第3ソース及び第3ドレインを介して、リセット信号が駆動用トランジスタの第1ゲートに供給される。この結果、駆動用トランジスタのゲート電圧をリセットタイミング信号の供給タイミングで一定値にリセットすることができる。従って、この後の、上述のトランジスタ回路に対して説明した動作が可能となる。

【手続補正15】

【補正対象書類名】明細書

【補正対象項目名】 0 0 2 0

【補正方法】変更

【補正の内容】

[0020]

本発明のトランジスタ回路は、上述のトランジスタ回路において、前記駆動用トランジスタと前記補償用トランジスタとは、同一型のトランジスタであることを特徴とする。

【手続補正16】

【補正対象書類名】明細書

【補正対象項目名】 0 0 2 1

【補正方法】変更

【補正の内容】

[0021]

本発明のトランジスタ回路によれば、駆動用トランジスタと補償用トランジスタとは、同一型のトランジスタであるが、ここに、「同一型」とは、駆動用トランジスタがNチャネル型であれば、補償用トランジスタもNチャネル型であり、駆動用トランジスタがPチャネル型であれば、補償用トランジスタもPチャネル型である意である。従って、補償用トランジスタのしきい値とは相互にほぼ等しくなるため、当該トランジスタ回路内において、これえらのしきい値は相殺しあい、この結果、駆動電流に対する入力信号のしきい値をほぼ零としてコンダクタンス制御を行うことも可能となる。更に、複数のトランジスタ回路を、しきい値のばらついた複数の駆動用トランジスタから構成した場合にも、しきい値のばらつきを補償することも可能となる。

【手続補正17】

【補正対象書類名】明細書

【補正対象項目名】0022

【補正方法】変更

【補正の内容】

[0022]

また、トランジスタのチャネル幅、チャネル長を始めとする設計値、デバイス構造、プロセス条件等も、駆動用トランジスタと補償用トランジスタとで等しくすることにより、より完全な補償が可能となる。

【手続補正18】

【補正対象書類名】明細書

【補正対象項目名】 0 0 2 3

【補正方法】変更

【補正の内容】

[0023]

本発明のトランジスタ回路は、上述のトランジスタ回路において、第4ゲート、第4ソース及び第4ドレインを有し、該第4ゲートにスイッチングタイミング信号が供給された時に前記入力信号を該第4ソース及び第4ドレインを介して前記補償用トランジスタに供給するように接続されたスイッチング用トランジスタを更に備えたことを特徴とする。

【手続補正19】

【補正対象書類名】明細書

【補正対象項目名】0024

【補正方法】変更

【補正の内容】

[0024]

本発明のトランジスタ回路によれば、スイッチングタイミング信号がスイッチング用トランジスタの第4ゲートに供給されると、入力信号が、該スイッチング用トランジスタの第4ソース及び第4ドレインを介して補償用トランジスタに供給される。この結果、スイッチングタイミング信号の供給タイミングで入力信号を駆動用トランジスタに供給することができる。

【手続補正20】

【補正対象書類名】明細書

【補正対象項目名】 0 0 2 5

【補正方法】変更

【補正の内容】

[0025]

本発明のトランジスタ回路は、上述のトランジスタ回路において、前記第1ゲートに接続 された保持容量を更に備えたことを特徴とする。

【手続補正21】

【補正対象書類名】明細書

【補正対象項目名】 0 0 2 6

【補正方法】変更

【補正の内容】

[0026]

本発明のトランジスタ回路によれば、第1ゲートに入力信号が供給されるとその電圧は、該1ゲートに接続された保持容量により保持される。従って、入力信号を一定期間だけ供給した場合にも、それよりも長い期間に亘って第1ゲートにかかる電圧を保持することが可能となる。

【手続補正22】

【補正対象書類名】明細書

【補正対象項目名】 0 0 2 7

#### 【補正方法】変更

【補正の内容】

[0027]

本構成では、補償用トランジスタを通じて、スイッチング用トランジスタにリーク電流が ある場合でも、第1ゲートに印加される電位の変化を低減することが可能となる。

【手続補正23】

【補正対象書類名】明細書

【補正対象項目名】0028

【補正方法】変更

【補正の内容】

[0028]

本発明のトランジスタ回路は、上述のトランジスタ回路において、前記トランジスタは夫々、同一基板上に形成された薄膜トランジスタから構成されていることを特徴とする。

#### 【手続補正24】

【補正対象書類名】明細書

【補正対象項目名】 0 0 2 9

【補正方法】変更

【補正の内容】

[0029]

本発明のトランジスタ回路によれば、同一基板上に形成された駆動用薄膜トランジスタにおける電流電圧特性やしきい値特性が駆動電流に及ぼす影響を補償用薄膜トランジスタにより補償することが出来る。特に、両薄膜トランジスタを同一基板上に同一薄膜形成工程で形成すれば、両トランジスタ間の特性類似の度合いは一般に増すため、電流電圧特性やしきい値特性のばらつきが少ない複数のトランジスタ回路を同一基板上で得ることが可能となる。

【手続補正25】

【補正対象書類名】明細書

【補正対象項目名】 0 0 3 0

【補正方法】変更

【補正の内容】

[0030]

本発明のトランジスタ回路は、上述のトランジスタ回路において、前記トランジスタは夫々、前記ゲート、ソース及びドレインがベース、コレクタ及びエミッタに夫々対応するバイポーラトランジスタから構成されている。

【手続補正26】

【補正対象書類名】明細書

【補正対象項目名】 0031

【補正方法】変更

【補正の内容】

[0031]

本発明のトランジスタ回路によれば、駆動用バイポーラトランジスタにおける電流電圧特性やしきい値特性が駆動電流に及ぼす影響を補償用バイポーラトランジスタにより補償することが出来る。特に、両バイポーラトランジスタを同一製造工程で製造すれば、両トランジスタ間の特性類似の度合いは一般に増すため、電流電圧特性やしきい値特性のばらつきが少ない複数のトランジスタ回路を得ることが可能となる。

【手続補正27】

【補正対象書類名】明細書

【補正対象項目名】 0 0 3 2

【補正方法】変更

【補正の内容】

[0032]

本発明のトランジスタ回路は、上述のトランジスタ回路において、前記入力信号は、入力信号源により電圧が制御される電圧信号であり、前記駆動用トランジスタは、前記第1ソース及び第1ドレインの一方が電流制御型素子に接続されており、前記コンダクタンスを制御することにより該電流制御型素子に流れる電流を制御することを特徴とする。

【手続補正28】

【補正対象書類名】明細書

【補正対象項目名】0033

【補正方法】変更

【補正の内容】

[0033]

本発明のトランジスタ回路によれば、入力信号源により電圧が制御される電圧信号が、入力信号として補償用トランジスタを介して供給されると、駆動用トランジスタにおいて、この電圧信号の電圧変化に応じて第1ソース及び第1ドレイン間のコンダクタンスが制御される。これにより、第1ソース及び第1ドレインの一方に接続された電流制御型素子は、電流制御される。従って、電流制御型素子を比較的低電圧の入力信号で電流駆動することが可能となり、しかも、複数の駆動用トランジスタ間における電流電圧特性やしきい値特性のばらつきによらずに、複数の電流駆動型素子を電圧信号の電圧に応じて精度良く電流制御することも可能となる。

【手続補正29】

【補正対象魯類名】明細魯

【補正対象項目名】0034

【補正方法】変更

【補正の内容】

[0034]

本発明の表示パネルは、上述のトランジスタ回路を夫々含むと共にマトリクス状に配置された複数の画素部を備え、電流制御型発光素子が前記電流制御型素子として該複数の画素部に夫々設けられたことを特徴とする。

【手続補正30】

【補正対象曹類名】明細書

【補正対象項目名】0035

【補正方法】変更

【補正の内容】

[0035]

本発明の表示パネルによれば、各画素部において、入力信号が補償用トランジスタを介して供給されると、駆動用トランジスタによりこの入力信号の電圧に応じて電流制御型発光素子は電流制御されるので、駆動用トランジスタ間における電流電圧特性やしきい値特性のばらつきによらずに、電流制御型発光素子の明るさ(輝度)を精度良く制御することが出来、表示パネルの画面表示領域の全面に渡って明るさのむらを低減できる。更に、駆動用トランジスタのゲート電圧を補償用トランジスタにより昇圧することにより比較的低電圧の入力信号により電流制御型発光素子の制御を行うことも可能となる。

【手続補正31】

【補正対象魯類名】明細魯

【補正対象項目名】0036

【補正方法】変更

【補正の内容】

[0036]

上述の表示パネルにより電子機器を構成してもよい。

【手続補正32】

【補正対象魯類名】明細書

【補正対象項目名】 0 0 3 7

【補正方法】変更

【補正の内容】

[0037]

上述の電子機器によれば、上述の表示パネルを備えるので、表示パネルの全面に渡って明るさのむらが少なく且つ比較的低電圧で駆動することも可能な電子機器を実現できる。

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

nems checken.
•
•• .
QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.